Arquitectura de Hardware: CLASE # 2

TIPOS DE ARQUITECTURAS

RICS

https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEj9WNFiIBwIg7Q8JU2GOGzvSleqeFJpzNOsKuAXh2rLNTD81hczkEpdsGv8usdU_ptOV3PB8st-tdIzrzMqDoiL3RWeX9U1PN_ohb0i1Au0AvSlQYUs3Hela8ytTurPeHD1WqJ4yhqHC104/s320/Risc2.gif

RISC: Computador con conjunto de instrucciones reducidas.

Regularmente son de gran velocidad y repetitivas para tareas específicas como los servidores.

Las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura "no destructiva" permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.

El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU.

Las máquinas RISC protagonizan la tendencia actual de construcción de microprocesadores.

DEC Alpha

https://upload.wikimedia.org/wikipedia/commons/thumb/e/ed/DEC_Alpha_21-35023-13_J40793-28_top.jpg/220px-DEC_Alpha_21-35023-13_J40793-28_top.jpg

PowerPC

http://www.happytrees.org/main-images/chip-v2/ic-photo-IBM--PPCA601FF-066-1--(PowerPC-CPU).png

MIPS

http://upload.wikimedia.org/wikipedia/commons/8/8e/KL_IDT_R4700_MIPS_Microprocessor.jpg

ARM

http://www.bashihq.com/wp-content/uploads/2015/08/arm-processor-architecture-picture-2015-arm-processor-at-architecture.jpg

SPARC

https://upload.wikimedia.org/wikipedia/en/8/8b/Oracle_SPARC_T4_chip_028.jpg

DIAGRAMA RICS

http://linuxemb.wikidot.com/local--resized-images/tesis-c2/anatomy.png/medium.jpg

CARACTERISITICAS

Debido a que se tiene un conjunto de instrucciones simplificado, estas se pueden implantar por hardware directamente en la CPU, lo cual elimina el micro código y la necesidad de decodificar instrucciones complejas.
Estos microprocesadores toman como base el esquema moderno de VON NEUMANN.
Modos de direccionamiento simple con modos más complejos remplazados por secuencias de instrucciones aritméticas simples.
El objetivo de construir maquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a la memoria.
Casi todas las instrucciones pueden ejecutarse dentro de un ciclo de reloj. Con un control implantado por hardware (con un diseño del tipo load-store), base importante para la reorganización de la ejecución de instrucciones por medio de un compilador.

CICS

CISC: Tiene un set de instrucciones mucho más amplia, para operaciones complejas, diseñado hacia las aplicaciones.

Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la mayoría de los sistemas CISC de alto rendimiento implementan un sistema que convierte dichas instrucciones complejas en varias instrucciones simples del tipo RISC, llamadas generalmente micro-instrucciones.

Los CISC pertenecen a la primera corriente de construcción de procesadores, antes del desarrollo de los RISC. Ejemplos de ellos son: Motorola 68000, Zilog Z80 y toda la familia Intel x86, AMD x86-64 usada en la mayoría de las computadoras personales actuales.

Todos los microprocesadores utilizados en la fabricación de ordenadores personales, son de tecnología CISC

CARACTERISITICAS

Reduce la dificultad de crear compiladores.
Permite reducir el costo total del sistema.
Mejora la compactación del código
Facilita la depuración de errores.
Muchos modos de direccionamiento.
Varios formatos de instrucciones.
Normalmente micro programados (no micro programables).
La ejecución de las instrucciones lleva varios ciclos de maquina

https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEiyXF4_SPWY9kbJ02rwf30lTgHYBFirJTArjZKoQAz3np_M-QliagYAUEjCw1znHH7VY6ZEXEBHFEdpOHLXecYGeXdeOkzUyY0z_1EbpB853P-shk2c8La6nxiTwNmHXZmcO_0FPJh9pBE/s320/diagramas+de+bloques+cisc.png

http://us.123rf.com/450wm/yuriy2design/yuriy2design1306/yuriy2design130600021/20141233-complex-instruction-set-computing-cisc.jpg

http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/Image9299.gif

MOTOROLA 6800

https://upload.wikimedia.org/wikipedia/commons/5/5a/Motorola_MC6800_microprocessor.jpg

ZILOG Z80

https://upload.wikimedia.org/wikipedia/commons/4/40/Z84C0010FEC_LQFP.png

ARQUITECTURA HARVARD

La arquitectura Harvard es una arquitectura de computadora con pistas de almacenamiento y de señal físicamente separadas para las instrucciones y para los datos.

Tiene por separado el bus de datos para las instrucciones de entrada y salida.

Los micro controladores se caracterizan por tener pequeñas cantidades de programa (memoria flash) y memoria de datos (SRAM), sin cache, y aprovechan la arquitectura de Harvard para acelerar el procesamiento de la instrucción simultánea y el acceso a datos. El almacenamiento separado significa que el programa y memorias de datos pueden presentar diferentes anchos de bit, por ejemplo, utilizando instrucciones de 16 bits de ancho y los datos de ancho de 8 bits.

https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEgyXse8Tny5KV7Oq56H5gULqeFRIdyWGy0xLkftWpFGiBiiv7LBd-0wMSznUMdzlcthiA3r_0Ckn8M1djnyDhimpgzWjxqZImsdCwYDXassxgJqDGhL11VvS4QMCRLYStuGCjiHkzk58Ag/s1600/harvard.gif

ARQUITECTURA VON NEUMANN

Los canales de alimentación y los puertos son de doble vía y son mas lentos.

Tanto los programas como los datos se almacenan en una memoria en común. Esto hace posible la ejecución de comandos de la misma forma que los datos.

Cada celda de memoria de la máquina se identifica con un número único, llamado dirección.

Las diferentes partes de la información (los comandos y los datos) tienen diferente modos de uso, pero la estructura no se representa en memoria de manera codificada.

Cada programa se ejecuta de forma secuencial que, en el caso de que no haya instrucciones especiales, comienza con la primera instrucción. Para cambiar esta secuencia se utiliza el comando de control de transferencia.

Elipse: Son capaces de realizar una operación y tomar una decisión en función de su resultado en teoría es un solo ciclo del generador y en la práctica en un máximo de dos

https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEgkOZc3HcnAp-uEmUSbXpKGFHZiIqmCdFz2AUlfgLga_5z0LLQ55vtas9h781oogS_0PVMpJLlMcZQXPVCV2G_whEKlNQUUyt1mrRmbeivic0U3wn1vLl7apZdm7LJ4XgjcTzmnUcXnthg/s1600/vonneumann.gif

ARQUITECTURA DEL PROCESADOR

http://liliaevans.galeon.com/dibujo.png

RELOJ

DECODIFICADOR DE INSTRUCCIONES

LENGUAJE MAQUINA

El lenguaje máquina está construido a partir de los estados discretos o instrucciones. En la arquitectura de procesamiento, una instrucción dada puede especificar:

Registros particulares para operaciones aritméticas, de direccionamiento o de control.
Ubicaciones particulares de la memoria.
Modos de direccionamiento para interpretar a los operandos.

LENGUAJE ENSAMBLADOR

El lenguaje ensamblador es el lenguaje de programación utilizado para escribir programas informáticos de bajo nivel, y constituye la representación más directa de la máquina específica para cada arquitectura de computadoras legible por un programador.